PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-143469

(43)Date of publication of application: 26.06.1987

(51)Int.Cl.

H01L 29/78 G02F 1/133 G09F 9/35 H01L 27/12

(21)Application number: 60-282801

18,12,1985

(71)Applicant:

HITACHI LTD

(72)Inventor:

SUNAHARA KAZUO ORITSUKI RYOJI SHIROHASHI KAZUO

SUZUKI MASAHIKO SUZUKI KENKICHI


(54) THIN-FILM TRANSISTOR


(57)Abstract:

(22)Date of filing:

PURPOSE: To reliably prevent the decrease in OFF resistance and to prevent the production of floating capacity, by electrically connecting light-shielding films to a gate

electrode for providing them with the same potential. CONSTITUTION: Lower and upper light-shielding films 8 and 10 are formed in a size large enough to cover the most part of the side of a data line 2' of a gate electrode 2. A conductive metal 13 is deposited within a through hole 12 so that the lower lightshielding film 8, the data line 2' and the upper light- shielding film 10 are electrically connected with each other by means of the conductive metal 13. According to such construction, the films 8 and 10 are held at the same potential as those of the gate electrode 2 and the data line 2', and therefore no floating capacity is produced there. Further, since the gate electrode 2 is connected to the power supply line, any noises applied thereto will be easily absorbed.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公開 特 許 公報 (A) 昭62-143469

⊚Int_Cl_⁴	識別記号	厅内整理番号		❸公開	昭和62年(1	987) 6 月26日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 27/12	3 2 7	8422-5F 8205-2H 6731-5C 7514-5F	審査請求	未請求	発明の数	(全5頁)

の発明の名称 薄膜トランジスタ

②特 顧 昭60-282801

②出 顔 昭60(1985)12月18日

伊発 伊発 伊発 伊発 伊光	明明明明明即	者者者者者人	砂折白给鈴株式会	和 雅 堅	雄二男彦吉所	茂原市早野3300番地 茂原市早野3300番地 茂原市早野3300番地 茂原市早野3300番地 東京都千代田区神田岛	株式会社日立製作所茂原工場内 株式会社日立製作所茂原工場内 株式会社日立製作所茂原工場内 株式会社日立製作所茂原工場内 株式会社日立製作所茂原工場内 株式会社日立製作所茂原工場内 株式会社日立製作所茂原工場内 統河台4丁目6番地
他出	顖	人	株式会社	上日立致作	FIN	果从即"门门山区"	XI-1 L I L I L I L I L I L I L I L I L I L
何代	理	人	弁理士	小川 五	第 男	外1名	

明 細 書

発明の名称 薄膜トランジスタ

特許額水の範囲

絶縁基板上にゲート電極と半導体膜とゲート電 板とドレイン電板と遮光膜とを積層形成してなる 薄膜トランジスタにおいて、前配離光膜は導電性 材料で形成されかつゲート電極に接続されること を特徴とした薄膜トランジスタ。

発明の詳細な説明

[発明の利用分野]

本発明は例えば液晶フラットディスプレイのス イッチング菓子に用いて好適な得談トランジスタ に関するものである。

[発明の背景]

近年、陸極旅管(CRT)に代る表示装置として、 は々のフラットデイスプレイの開発がさかんに行 われている。その代鉄的なデイスプレイの一つに ドットマトリクス液晶デイスプレイがある。この ドットマトリクス液晶デイスプレイの場合、表示 できる情報盘を増すため、あるいは画像の精細度 を増すためにドット(面菜)の数を増すと、クロストークと呼ぶ現象が生じて面像のコントラストが著しく悪化する。これを防止するためには、1つ1つの面素に薄膜トランジスタ等の能動業子を付設した、いわゆるアクティブマトリクス方式が有効である。

たか、との機のデイスプレイの構成は、例えば 日経エレクトロニクス 1984年 9月10 日号 P 211 に記載されている。

とのよりなアクテイプマトリクスデイスプレイ においては、各画案に付設された存譲トランジス タのスイッチ機能を利用し、スイッチ ON のとき 画像情報を書き込み、スイッチ OFFO ときその情 報を保持させるようにしたものである。

ところで、この博譲トランジスタにおいて、半 導体酸として、M-BIのように光導電性の大き い半導体を用いた場合は、半導体膜への光照射の 有無によつてソース;ドレイン電極間の抵抗値が 異る。アクテイブマトリクスの場合は、時にOFF 抵抗の変化が問題となり、光が照射されてOFF抵

特間昭62-143469(2)

抗が低下すると、面裏に書き込まれた情報の保持 が困難となる。

(発明の目的)

本発明の目的はOPP 抵抗の低下を確実に防止 することができる薄膜トランジスタを提供するこ とにある。

本発明の他の目的は、OFF抵抗を低下させる ととによつて生じる浮遊容量の発生を防止した存 稿トランジスタを提供するととにある。

【 発明の概要】

本発明の一実施例によれば、遮光膜とグート電板とを電気的に接続し同電位とするととにより、 OPF抵抗の低下を確実に防止しかつ浮遊容量の発生を防止した移腹トランジスタが提供される。

(気羽の実施例)

次に図面を用いて本発明の実施例を静磁に説明 する。

第1図は薄膜トランジスタを示す図であり、同 図 A は平面図、同図 B は同図 A の 1B-1B 断面図 である。とれらの図において、1 はガラス板など

反対関から入射する光に対しては第3回に斜線部 Bに示す半導体が観光されることになる。

とのようた問題を解決する手段として無4図A, Bに示すようた薄膜トランジスタが提案されている。すをわち、同図に示すようにゲート電極2の下に絶縁鏡7を介して半導体膜4を完全に覆う下部流角膜8を形成し、ソース電極5及びドレイン電極8の上には絶縁膜9を介して上部端光膜10を形成する。との場合、絶縁膜7,9を介在させる頭由は、進光膜8,10を絶縁性材料で形成するとが困難なためである。

とのように構成される複膜トランジスタは、基板1個及びその反対個から入射する光に対して半 導体膜4を遮光でき、前述したOPP抵抗の低下 を防止できる。

しかしながら、このように構成される薄膜トランジスタでは、ゲート関極2と下部滅光膜8との関かよびソース関極5及びドレイン関極6と上部 減光膜10との関に浮遊容量が発生し、スイッチング速度が低下するのみならず、両素に関つた情 からなる趣録基板、 2 社 Cr., ITO 等の導電性材料で形成されたゲート電極、 3 社 SiO₂, SiNx 等からなる絶録膜、 4 は s-- Si, poly-- Si等から なる半導体膜、 5 かよび 6 社 Cr, ITO 等の導電 性材料で形成されたソース電振かよびドレイン電 概である。

とソース電磁5との間に加える電料の大きさを変化させることによつて、ソース電極5とドレイン 電極8との間の電気抵抗を変化させることができる。すたわち、スイツチング機能をもたせること ができる。

しかしたがら、このような薄膜トランジスタを アクティブマトリックスディスプレイに用いると、 半導体膜4に光が照射されてソース、ドレイン間 のOPP抵抗が低下し、画案に春を込まれた情報の 保持が困難となることから、ゲート電極2,ソー ス電極5及びドレイン電極6を遮光性材料を用い て形成すると、若板1偶から入射する光に対して は第2図に斜線部Aで示す半導体が爆光し、その

報を書き込んだり、OFF時に情報を保持できない といつた問題が生じる。

ととろで、アクティブマトリックスにおいては、 神臓トランジスタは通信第5図A,Bに示すよう 全配置に形成される。ずなわち、データラインで は機一列の薄膜トランジスタのゲート電極2に共 過となるように配譲され、個号ラインがは緩一列 の薄膜トランジスタのゲート電極5に共通となる ように配譲され、個号ラインがは緩となる ように配譲される。ドレイン電極4は各画条電極 11に個別に接続され、総線膜3はゲート電極2, ソース電極5の電極端子部2a,5aを設く全面に 形成される。また半導体膜4は島状に形成立れる。 そして、ゲート電極子部2aに信号を入力し、 横一列の薄膜トランジスタがオン状態のときにひ 機一列の薄膜トランコスタがオン状態のときにソ ース電極5から各国業11に画像情報を導き込む 機能を有してる。

とのようなアクテイプマトリックスに本発明に よる複数トランジスタを適用する場合には、複数 トランジスタは前6回に示すよりに下部遮光膜 8 および上部遮光膜 1 0 がゲート電極をのデータラ インで関を怪球礁り形状の大きされ形成され、第 7 図に示すようにデータラインで上の絶級膜3 , 7 , 9 にスルーホール1 2 を設けてとのスルーホ ール1 2 内に例えばN1, T1, A4, Cr, Mo等の導 低性金属1 3 が形成されて下部遮光膜 8 とデータ ラインでと上部遮光膜1 0 とが導電性金属1 3 に より電気的に接続されている。

とのような構成によれば、下部遮光線 8 および上部 変光線 1 0 は常にゲート 関係 2 , データライン 2 と同電位となるので、浮遊容量は全く発生しなくなる。また、とのような構成において、上部 遮光膜 1 0 はデータライン 2 に接続されて扱いるが、 2 が一ト 電極 2 は図示しないが、 電源ラインに 4 でので、 ノイズが印加されても容易に 2 がった 1 でいるので、 ノイズが印加されても容易に 2 がった 2 にのデータラインでを電源 ライン 1 でしたが 2 に 2 がオンされる心配は全く なる。また、下部遮光膜 8 および上部 2 だん

部遮光膜 8 を設け、これら両遮光膜 1 0 , 8 をゲート恒極 2 と同電位となるように接続した場合について説明したが、本発明はこれに限定されるものではなく、上部遮光膜 1 0 あるいは下部遮光膜 8 の一方をゲート電極 2 と同電位となるように接続しても同様の効果が得られることは言うまでもない。

〔発明の効果〕

以上説明したように本発明によれば、遮光膜とゲート電極とを電気的に接続することにより、半 郊体膜が完全に遮光されるので、OFF抵抗の低下 を確実に防止するととができる。また、遮光膜と 各電極との間に浮遊容量の発生が音無となるので、 アクテイブマトリックスデイスプレイに適用する ととにより、OFF時の情報を保持することが可能 となるとともに、面素への顕情報の強き込みを防 止できるなどの極めて優れた効果が得られる。

図面の簡単な説明

第1図Aは移腹トランジスタを示す平面図、第 1図Bは同図Aの1B-1B断面図、第2図および

がゲート気振2のデーメラインで興までカバーレ ているので、遮光性がさらに向上できる。

第8四は本発明による導際トランジスタを丁クティブマトリックスに適用した他の実施例を示す平面図であり、前述の図と同一部分は同一符号を付してある。同図において、第7図と異なる点は、データライン増子部2を上に絶縁膜が介在しないととを利用してデータラインでの上下部に下部遮光膜8かよび上部遮光膜10を形成し、絶縁膜3、7、9のないデータライン増子部2をでゲートラインでと接続されている。

とのような構成においても、ゲート懺舊2は、 データライン増子部2mにおいて下部遮光膜 B お よび上部遮光膜 1 0 と接続され、同電位となるの で、浮遊容量が発生しないことになる。また、こ のような構成は、遮光膜のマスクバターンを変更 するのみで、プロセスの変更が全くないので、極 めて容易にかつ簡単に製作することができる。


たお、前述した実施例においては、ゲート電極 2の上下部分にそれぞれ上部遮光膜10および下

第3図は半導体膜が露光される状態を示す平面図、 第4図Aは適光膜を設けた薄膜トランジスタを示 す平面図、第4図Bは阿図Aの4B-4B断面図、 第5図Aは薄膜トランジスタをアクテイブマトリ ツクスに適用する場合を説明する平面図、第5図 Bは同図Aの5B-5B断面図、第6図は本発明に よる薄膜トランジスタを説明するための平面図、 第7図Aは本発明による薄膜トランジスタをアク デイブマトリックスに適用した一突施例を示す平 面図、第7図Bは同図Aの7B-7B断面図、第8 図は本発明による薄膜トランジスタをアクテイブ マトリックスに適用した他の突施例を示す平面図 である。


特開昭62-143469 (4)


• • • 導電性金腐。


代理人 弁理士 小川 勝 男




第 5 図 A










7 ⊠B

第8図



		•
		~